祝 毅，郑 斌，曾令昕，刘明凯，高 波，严 强

（中国星网网络应用有限公司，重庆 401120）

0 引言

过去的一年，卫星互联网的发展如火如荼，国外几个星座项目取得了重大进展。Starlink 继续扩大其星座的规模，在轨的卫星数量已经超过3 000 颗，除提供消费级服务外，其业务模式还扩展到海事和企业服务。此外，Oneweb 星座卫星的数量也达到了462 颗，其在几个关键市场都取得了进展。欧盟于2022 年宣布了一项60 亿欧元的低轨通信星座计划，而中国更是通过了一系列法律、法规支持民营企业建造低轨通信卫星。卫星、电信服务和智能手机行业都朝着正确的方向迈出了一大步。更具有影响力的是，苹果公司在2022 年9 月的iPhone 14 发布会上宣布，该手机可与Globalstar 卫星连接，初期可用于紧急求救消息的发送。SpaceX 和T-mobile也宣布了卫星直接与手持通信设备的合作。华为宣布其Mate50 智能手机将能够使用中国北斗卫星导航发送短报文，后续将进一步支持短语音通话。这些领域中不断出现的技术突破在卫星移动通信业界掀起了新的热潮[1]。

卫星移动通信领域的专业技术包含广泛，涉及卫星、运营以及终端等各个环节。从通信、网络到终端设备都有巨大的研究空间。其中，终端基带处理作为卫星通信终端的核心能力，更是承载着卫星移动通信端测发展的重任，是实现卫星移动通信商业化发展必须突破的重要技术方向。当前国外的卫星终端基带公开资料较少，但从零星的报道和其终端的商业化程度来看，其技术成熟度已达到较高水平。伴随着天通卫星通信系统的发展，国内的卫星终端基带也积累了一定的技术成果[2]。但是随着卫星体制的发展演进变化，终端面临着多体制、多载波的更高更强的处理要求，因此对终端基带的设计也带来了挑战。对于基带处理而言，要解决多种体制信号的兼容性接收，就必须要具备灵活可配置的数字前端。数字前端作为模拟域与基带处理之间的桥梁，是软件无线电体系架构下基带处理不可或缺的一部分。数字前端的主要任务是负责数模转换后的采样率变换、数字上下变频、数字滤波等功能。同时还要考虑并行载波的聚合分离，就必须要具备并行处理能力。除此之外，还要兼顾基带处理资源对于功耗和面积的影响因素，这就对数字前端整体的设计有了更多的细节要求，因此对前端链路中的每一个模块都需要精心考虑。

1 基带处理介绍

基带处理是整个移动卫星通信上最核心的部分，可以用来发射合成以后的基带信号，或者对接收来自空口的基带信号进行解调译码。如图1 所示，数字接收机基带处理一般包含多个功能组成，如数字前端、时频同步、解交织、解扰/信道编译码等[3]。数字前端在模数转换后的第一步是完成信号的子载波分离，是保证信号质量的关键环节，一般以硬件实现，软件实现往往无法满足实时性的要求。时频同步需要用到信号估计等实现时间和频率的纠正，但是其算法复杂度高且变化较多，因此通常软硬件结合。信道编译码一般为通信中计算要求较高的部分，如Turbo 译码、低密度奇偶校验码（Low Density Parity Check Code，LDPC）译码，所以需要以硬件的方式来提高处理效率[4]。其他的交织和扰码等计算均有标准的格式，复杂度也不高，所以在实际工程中也比较容易实现。

图1 基带处理过程

针对当前卫星移动通信系统不同体制的兼容性问题，同时为了拓展收发设备的通信场景和通信能力，在基带处理设计时做出了一定的改进，以便未来适应多模多制式的应用[5]。后文将重点阐述基带处理中数字前端（Digital Front-End，DFE）的详细设计和仿真研究内容。

2 数字前端设计

2.1 DFE 收发链路组成

DFE 作为卫星终端基带处理的重要组成之一，可以提高数据的处理效率，降低信号处理的时延。DFE 主要实现滤波、混频、抽取等功能，从而把数据的采样率降低到较低水平，以便处理核心进行软件处理。因此，在设计时，要综合考虑入口数据速率、系统带宽、信号带宽和实际应用等因素。

DFE 包含接收和发送两条主要的信号处理链路。其中接收链路对入口的采样数据经过直流矫正、数字下变频、积分梳状（Cascaded Integrator-Comb，CIC）抽取滤波、后级有限冲激响应（Finite Impulse Response，FIR）数字滤波、同相正交（In-phase and Quadrature-phase，IQ）矫正、匹配滤波等处理变为较低采样率的数据。接收链路采用“N+1”的结构，包括一路单载波和扩频复合处理分支，另外N路分支完成多路载波分离的功能。发送链路有成型滤波、二级滤波、CIC 内插、上混频、IQ 校正等功能，发送链路需要完成多路载波聚合处理，还需要具备单载波处理能力[6]。DFE 中的各级模块都具有可变配置参数，通过总线完成对应的参数配置，实现对应物理层波形的收发功能。

如图2 所示为基带处理的多通道DFE 接收链路设计，图中包含多通道的部分和单通道的部分，这两种部分可以切换，通过寄存器配置参数选通其中一路。多通道部分可以完成多个子载波等不同组合情况下的载波分离处理，其中各个通道的参数可以单独配置，也可以关断，通道之间组合方式灵活多变，处理结果和过程保持高度一致性。单通道部分仅含处理单个载波的各个资源子模块，针对低速单载波和高速的扩频模式进行了兼容性考虑，扩大了参数配置和处理能力范围。所有接收链路中的子模块均具备旁路功能，即设置相应的旁路寄存器就可以使信号数据不经过当前子模块的处理，直通到下一级子模块。

图2 DFE 接收链路设计

如图3 所示为基带处理的多通道DFE 发送链路设计框图。与接收链路类似，发送链路也包含多通道部分和单通道部分，不同在于信号处理流向相反。接收是处理来自射频接口的数据，并将输出通过直接存储访问（Direct Memory Access，DMA）搬移到内存。发送是通过DMA 反向搬移数据到模块处理，最后从射频接口输出。发送链路的多通道输出，最后通过合并模块将数据合并以后送往射频接口，各个通道也是独立参数配置和独立工作。单载波通道更加简化，省去了一级滤波，优化了链路资源消耗，参数也可以灵活配置。

图3 DFE 发送链路设计

2.2 FIR 滤波器

数字FIR 滤波器被经常用于前端处理，用于改善信号的质量。对应信号速率的改变，接收需要进行抽取滤波，发送需要进行内插滤波，抽取和内插因子的设置范围要足够覆盖宽窄带波形。此外，通常在一个链路设计中需要放入多级滤波结构，滤波器的阶数可以根据物理层波形设计，但需要尽可能压低滤波器阶数，从而降低资源消耗。传统的FIR直接型滤波结构在计算时，其参与的乘法器和加法器个数与滤波器阶数有关，阶数越高消耗的乘法和加法越多。在实际工程中，为了降低资源消耗，可以采取一些设计技巧，利用高速率时钟，以时间换取空间的做法，结合选通器，利用单个乘法和加法就可以实现滤波器的完整运算。如图4 所示，d为串行数据流，p为滤波器系数，sum为求和结果。分别选择滤波系数和串行数据，依次进行相加相乘，乘法结果再进行累加求和，最终输出一个滤波结果。如此结构的滤波器消耗的资源可以降低很多。

图4 FIR 滤波简化计算模型

2.3 数字混频器

数字混频器一般用于频谱搬移，在信号接收过程中，将低中频的数字信号变到零频，在发送的过程中，把零频信号搬到目标频点上。一般传统的做法是将信号与本地载波相乘，这样就需要产生本地载波，不仅需要消耗乘法器资源，还需要占用较大空间的存储资源。这里借助坐标数字旋转计算（Coordinate Rotation Digital Computer，CORDIC）的思想，对要混频的每个复信号采样点进行旋转，旋转角度按照频率控制字累加。频率控制字的计算方式如下[7]：

式中：f0为混频目标频率；fs为信号采样率；N为频率分辨位宽；Δ为频率控制字。

而在使用CORDIC 算法计算时，相位控制字随着采样数据逐点计算不断累加，在累加过程中，由于定点化位宽限制，累加值在溢出后自动补偿到新的相位控制值，然后每一个复信号点就会以对应的θ(n)进行旋转，其计算公式如下：

式中：θ(n)为第n个点需要旋转相位；θ0为初始相位一般为0；Mod 为取模操作。

计算出相位以后，就可以使用CORDIC 迭代算法将矢量旋转到某个角度目标[8]。那么旋转矩阵可以表示为：

式中：Rn(θ)为旋转矩阵；θn为旋转相位。

为了便于硬件处理，通过以下三角恒等式等效转换。

通过限制tan(θn)=2-n，当其为2 的幂次方后，在硬件上就是简单的移位操作。通过这种限制，在硬件上基本就不需要任何资源的结构，这对于工程实现来说是一个巨大的优点。同时由于又受限于旋转角度，为了实现任意角度，就不得不实现多次旋转迭代，最终趋近于目标值。旋转过程中还要注意区分是正向还是逆向的旋转。这样的操作概括为：

式中：xi-1，yi-1为前一次旋转后的复信号实部和虚部；Ki为增益因子；σi为正负1 代表旋转方向。

在模块处理初始时需要对增益因子进行补偿，迭代多次增益趋近于一个稳定值。那么补偿值为该近似趋近值[9]。求极限如下式：

一般工程上，要达到较好的精度要求，通常要求迭代14 次以上。混频器的输入信号幅度也需要控制在较好的线性范围内，信号太小则量化误差 较大。

2.4 积分梳状线滤波器

CIC 滤波器已经应用较多，一般在信号带宽比较宽、采样抽取或内插倍数比较高的时候，FIR 滤波器的使用性价比就不是特别高了，所以选用CIC来实现高倍数的采样率变换可以有效降低资源，减小电路面积。

对于CIC 滤波器的设计，主要关注抽取和内插因子、滤波级联数、延时因子这几个指标。由积分器和差分器级联的传递函数[10]表示为：

式中：N为滤波器级联阶数；D为抽取因子；M为延时因子，一般为1 或2，通常选1。

随着CIC 级数的增加，其阻带衰减也会增加，带内衰减也伴随着增加。因此，在多级级联时，为了获得良好的通带平坦特性，一般设计CIC 滤波器的级数不超过5 级。另外，考虑到实际使用上的灵活性，CIC 滤波器的级数为4 级或5 级可选择。抽取和内插因子也设计为1～256 可配置。

在CIC 的计算过程中，会产生位宽扩展，使输入信号有增益。位宽扩展计算如下：

式中：Bin为输入数据位宽；Bout为输出数据位宽；为向上取整。

CIC 的中间过程为了适应全动态范围，需要保持最大扩展位宽精度计算，在输出结果时根据抽取或内插因子截位。例如位宽[B:0]截取n位，那么输出[B:n]+[n-1]作为最终输出结果，这样的截位方式与四舍五入nearest()函数等效。

2.5 增益控制模块

数字增益控制（Digital Gain Control，DGC）是保证数字前端信号收发幅度可控的关键模块。使得信号能够按照预定幅度要求发送至天线，接收信号在基带达到预定范围便于后级运算处理。这里采用开环方式，由总线配置寄存器增益值和截位参数，通过乘法和移位计算以达到目标增益精度的要求。具体计算公式如下：

式中：x(n)为输入信号；y(n)为输出信号；G为增益 值；A为寄存器配置增益参数；i为移位位数。

在实际计算过程中，参数配置的增益值只会近似目标增益值，在工程上达到可接受的误差范围 即可。

2.6 IQ 矫正模块

在实际应用过程中，由于受器件工艺的限制，在同相支路和正交支路上的滤波器、混频器等模拟器件无法保证一致性。进而导致I 路和Q 路信号相应存在一定的差异，主要表现为镜像频谱分量、星座点失衡、信号严重失真，使整个通信系统的动态范围和灵敏度下降。

为了解决上述问题，专门设计了IQ 矫正模块，通过配置矫正因子来纠正IQ 不平衡的问题。首先提前估计出幅度和相位不平衡参数[11]：

式中：yI(n)，yQ(n)为同相和正交分路的采样信号；α为幅度矫正因子；φ为相位矫正因子。

上述矫正因子在提前估算出以后，通过寄存器的方式写入配置参数。为了减少在硬件上实现三角函数的运算，可以对矫正因子计算以后整体配置乘法项。

2.7 直流矫正模块

由于器件工艺、本振泄露、天线、温度等多种因素都会导致零中频接收机产生直流偏置，所以在接收处理支路上需要进行直流矫正。工程实现时，利用信号的统计特性对其直流偏置值进行估计，I、Q 两路的直流偏置估计值[12]为：

在得到直流估计值以后，通过矫正公式扣减直流分量。在实际工程中，可以提前根据电路启动估计流程，采样底噪作为样本，然后把提前估计值存储在寄存器里，作为后续空口收发的矫正值。也可以用软件控制实时矫正。

式中：IDC(n)，QDC(n)为矫正以后的同相和正交支路采样信号。

3 链路参数仿真

基于前述的DFE 收发链路设计，配置不同载波场景进行链路参数仿真，包含收发通道的幅频响应以及收发信号的误差向量幅度（Error Vector Magnitude，EVM）评估。

3.1 发送链路仿真

配置场景1：单载波发射通道，输入符号速率Rd1，输出信号采样率fs1，满足fs1=4Rd1关系。

配置场景2：多载波发射通道，输入符号速率Rd2，输出信号采样率fs2，满足fs2=256Rd2关系。

配置场景3：多载波发射通道，输入符号速率Rd3，输出信号采样率fs3，满足fs3=1 280Rd3关系。

以上仿真场景分别如图5、图6、图7 所示，表示不同发送场景下的通道幅频响应，可以发现通道的通带和阻带指标都比较优，定点算法的性能与浮点接近，完全可以硬件实现。

图5 发送场景1 的定点幅频响应

图6 发送场景2 的定点幅频响应

图7 发送场景3 的定点幅频响应

再对比发送通道不同场景下的EVM，信号调制方式采用正交相移键控（Quadrature Phase Shift Keying，QPSK），链路中节点仿真结果如表1 所示。

表1 发送链路EVM 仿真结果/%

从表1 可以看出，定点算法链路的EVM 性能接近浮点，误差在0.01 左右。

3.2 接收链路仿真

同样针对接收通道也做了同类场景的仿真。如图8、图9、图10 所示，分别为以下3 种场景的幅频响应。其性能与浮点一致，响应特性曲线的性能 较好。

图8 接收场景1 的定点幅频响应

图9 接收场景2 的定点幅频响应

图10 接收场景3 的定点幅频响应

配置场景1：单载波接收通道，输出符号速率Rd1，输入信号采样率fs1，满足fs1=4Rd1关系。

配置场景2：多载波接收通道，输出符号速率Rd2，输入信号采样率fs2，满足fs2=256Rd2关系。

配置场景3：多载波接收通道，输出符号速率Rd3，输入信号采样率fs3，满足fs3=1 280Rd3关系。

接收通道不同场景下的EVM，信号调制方式采用正交相移键控QPSK，仿真结果如表2 所示。

表2 接收链路EVM 仿真结果/%

4 结语

根据卫星移动通信发展对基带处理多体制多载波的传输要求，设计了一种“N+1”的数字前端融合收发链路。分析和阐述了链路中各个主要模块的数学原理和优化设计，极大地降低了其在数字基带设计中的资源消耗，在工程设计中结合电源控制技术进一步降低模块功耗。该数字前端链路结构具备灵活多变的可配置特性，通过仿真分析了收发链路在不同场景下的幅频响应和EVM 等参数特性。可以看出，收发链路的幅频响应均满足各个场景的使用，EVM 恶化也较低，定点算法与浮点算法相匹配，完全满足工程设计要求。